Kas ir pusatņēmējs: darbs un tā lietojumprogrammas, K-MAP, shēma, izmantojot NAND vārtus

Lai apstrādātu informāciju, piemēram, gaismu vai skaņu no viena punkta uz otru, mēs varam izmantot analogās shēmas, nodrošinot pareizu ievadi analogo signālu veidā. Šajā procesā pastāv iespēja, ka ieejas analogie signāli uztvers troksni, un tas var izraisīt izejas signāla zudumu, tas nozīmē, ka neatkarīgi no ievades, ko mēs apstrādājam ieejas līmenī, nav vienāda ar izejas pakāpi. Lai pārvarētu šīs digitālās shēmas, tiek īstenotas. Digitālo shēmu var veidot ar loģiskiem vārtiem. Loģiskie vārti ir elektroniska shēma, kas veic loģiskas darbības, pamatojoties uz to ieejām, un dod izvadei tikai vienu bitu, vai nu zemu (Loģiskais 0 = nulles spriegums) vai augstu (Logic 1 = augsts spriegums). Kombinētās shēmas var veidot ar vairākiem loģikas vārtiem. Šīs shēmas ir ātras un no laika neatkarīgas, bez atgriezeniskās saites starp ieeju un izeju. Kombinētās shēmas ir noderīgas aritmētiskajām un Būla operācijām. Labākie kombinēto ķēžu piemēri ir Half Summer, Full Summer, half Subtractor, Full Subtractor, Multiplexers, Demultiplexers, Encoder un Decoder. tiek izmantots, lai atņemtu divus bitus no ievades. Šeit atņemtāja izvade ir pilnībā atkarīga no pašreizējām ieejām, un tā nav atkarīga no iepriekšējiem posmiem. Pusatņēmēja izvadi ir atšķirība un barrow. Tas ir līdzīgi artimētiskajai atņemšanai, kur, ja apakšrinda ir lielāka par mazo punktu, mēs izvēlētos aizņēmumu B =1 vai arī aizņēmums paliktu nulle B=0. Lai to labāk izprastu, ļaujiet mums apskatīt tālāk redzamo patiesības tabulu. Pusatņēmēja blokdiagrammaPatiesības tabula Pusatņemtāja patiesības tabula parāda izvades vērtības atbilstoši ievades posmiem izmantotajām ievadēm. Patiesības tabula ir sadalīta divās daļās. Kreisā daļa tiek apzīmēta kā ievades stadija, bet labā daļa apzīmēta kā izejas stadija. Digitālajās shēmās ieeja 0 un ieeja 1 norāda loģikas zemu un augstu loģikas līmeni. Saskaņā ar konfigurāciju zema loģika nozīmē nulles spriegumu, loģika augsta nozīmē augstu spriegumu (piemēram, 5V, 7V, 12V utt.). Ievades OutputsInput – AIevade – BAtšķirība -DBarrow – B 000010 1001111100Patiesības tabulas skaidrojumsKad ieejas A un B ir nulle, arī pusatņēmēja D un B izejas ir nulle. Ja ieeja A ir augsta un B ir nulle, ti, starpība ir 1 un Barrow ir nulleKad ievade A ir nulle un ieeja B ir augsta, tad D un B izejas ir augstas ar attiecīgi. Ja abas ieejas ir augstas, abas pusatņēmēja izejas ir nulle. No iepriekš minētās patiesības tabulas mēs varam atrodiet atšķirības (D) un Barrow (B) vienādojumu. Atšķirības-D vienādojumi: starpība ir liela, ja ievades A=1, B=0 un A=0, B=1. No šī apgalvojuma D = AB'+A'B = A⊕B. Saskaņā ar D vienādojumu tas apzīmē Ex-vai vārtus.D=A⊕BE Barrow-B vienādojumi: Barro ir augsts tikai tad, ja ieeja A ir zema un B ir augsta. No šī brīža Barrow B vienādojums būs šāds: B = A'BB = A' B No iepriekšminētajiem starpības un Barrow vienādojumiem mēs varam izveidot pusatņemtāja shēmas diagrammu, izmantojot K -MapK – MapKarnaugh karte vienkāršo Būla algebras izteiksmi. pusatņemšanas ķēdei. Šī ir oficiālā metode Būla algebras vienādojuma atrašanai jebkurai ķēdei. Atrisināsim Būla izteiksmes pusatņēmēja shēmai, izmantojot K-map.K-Map for Difference (D) un Barrow (B)K-karte starpībai (D) un Barrow (B)Saskaņā ar K karti pirmais implicants ir A'B, bet otrais implicants ir AB'. Kad mēs vienkāršosim šo divu implicantu vienādojumu, iegūsim vienkāršotu DD atšķirības vienādojumu. =A'B+AB'Tad, D=A⊕B. Šis vienādojums vienkārši norāda Ex-OR vārtus. Lai atrastu vienkāršotu Būla izteiksmi ķerram B, mums ir jāievēro tas pats process, ko mēs izmantojām starpībai D. Tāpēc B=A'B.Half Subtractor, izmantojot NAND GatesNAND vārtus un NOR vārti tiek saukti par universālajiem vārtiem. Šeit NAND vārti tiek saukti par universālajiem vārtiem, jo ​​mēs varam izstrādāt jebkura veida digitālās shēmas, izmantojot NAND vārtu n skaitļu kombinācijas. Šīs specialitātes dēļ NAND vārti tiek saukti par universālajiem vārtiem. Tagad mēs izstrādājam pusatņemšanas ķēdi, izmantojot NAND vārtus.pusatņēmējs-īstenots-ar-NAND-vārtiemMēs varam izveidot pusatņēmēja ķēdi ar pieciem NAND vārtiem. Apsveriet A un B par ieejām NAND vārtu pirmajā posmā, tā izeja atkal tiek savienota kā viena ieeja otrajam NAND vārtiem. kā arī trešie NAND vārti. Atbilstoši to ieejām tas dod izeju, un pēdējā posmā no NAND vārtiem atšķirības izvade D un barrow izeja B būs to izvadē. Galīgā atšķirība D izejas vienādojums ir D = A ⊕B un Barrow B vienādojums kā B=A'B. Izmantojot dažādu NAND vārtu kombināciju pusatņēmēja konstruēšanai, galīgie starpības un ķerras vienādojumi būs tikai D= A⊕B un B=A'B. Lietojumprogrammas of Half SubtractorIr dažādas šo atņemtāju lietojumprogrammas. Praktiski tos ir vienkārši analizēt. Daži no tiem ir uzskaitīti šādi.Lai atņemtu skaitļus, kas atrodas vismazākajā pozīcijā kolonnās, tiek doti priekšroka šiem atņēmējiem.Procesorā esošā aritmētiskā un loģiskā vienība (ALU) dod priekšroku šai vienībai atņemšanai.Lai samazinātu skaņas traucējumus tie tiek izmantoti.Pamatojoties uz nepieciešamo darbību, pusatņēmējam ir iespēja palielināt vai samazināt operatoru skaitu. Pusatņēmēji tiek izmantoti pastiprinātājā. Pārraidot audio signālus, tie tiek izmantoti, lai izvairītos no kropļojumiem. Tādējādi tas viss ir par Pusatņēmēja ķēde. Reāllaika apstākļos vairāku bitu skaitļu atņemšanu nevar veikt, izmantojot pusatņēmējus. Šo trūkumu var novērst, izmantojot pilnu atņemtāju.

Atstāj ziņu 

Message saraksts